Kako DFT planiranje poboljšava PCBA testiranje i efikasnost otklanjanja grešaka

PCBA se može pravilno sastaviti i još uvijek je teško testirati.

Tu je planiranje DFT-a važno.

Dizajn za Testability, ili DFT, nije samo dodavanje više testnih tačaka na PCB raspored. U stvarnom PCBA projektu, DFT planiranje odlučuje da li se sastavljena ploča može napajati, programirati, ispitati, izmjeriti, otkloniti greške, preraditi, ponovo testirati i pustiti pod praktičnim proizvodnim uvjetima.

Test prošao/ne uspio govori timu da li ploča radi.

Dobar DFT plan pomaže timu da shvati gdje da traži kada nije.

Ta razlika je bitna tokom prikazivanja-prototipa, pregleda prve izrade, pripreme pilot izrade i ponovljene EMS proizvodnje. Inženjer dizajna može biti u mogućnosti da otkloni greške na jednoj ploči sa laboratorijskim instrumentima, kratkospojnim žicama i dubokim poznavanjem proizvoda. EMS test tim treba ponovljiv put koji radi na više ploča, sa dokumentovanim koracima i jasnim rukovanjem greškama.

DFT planiranje poboljšava PCBA testiranje i efikasnost otklanjanja grešaka tako što čini verovatnu putanju kvara lakšom za posmatranje pre nego što ploča stigne do testnog stola.

DFT nije testni korak. To je odluka o dizajnu.

Testiranje se vrši nakon sklapanja.

DFT planiranje se dešava prije nego što je ploča napravljena.

Tu razliku je lako propustiti. Mnogi timovi tretiraju testiranje kao nešto što fabrika može "shvatiti" nakon objavljivanja PCB fajlova. Ponekad to radi za jednostavne ploče. Ali za ploče zasnovane na firmveru-, industrijske kontrolne ploče, guste SMT rasporede, BGA pakete, komunikacione interfejse, releje, senzore ili{4}}integrisane proizvode, kasno planiranje testiranja može se pretvoriti u kasni rad na otklanjanju grešaka.

Ploča se može uključiti, ali put kvara može biti nejasan.

Test može reći "neuspjeh", ali možda neće reći da li je problem montaža, firmver, oštećenje komponente, kontakt učvršćenja, ožičenje konektora, stanje opterećenja ili ponašanje dizajna.

Planiranje testiranja pokreće to razmišljanje ranije. Pita se:

• Koje funkcije moraju biti provjerene?
• Koji signali moraju biti dostupni?
• Koje energetske šine trebaju mjerenje ili izolaciju?
• Kojim interfejsima je potreban programski ili komunikacijski pristup?
• Koje kvarove treba brzo izolovati?
• Koje testne korake mora ponoviti EMS testni tim?
• Koje informacije o otklanjanju grešaka treba zabilježiti nakon kvara?

Ploča dizajnirana samo da funkcioniše može raditi na inženjerskoj klupi.

Ploča dizajnirana za testiranje može se verificirati, dijagnosticirati, popraviti i ponovo testirati uz manje nagađanja.

Počnite s onim što test mora dokazati

Mnoge diskusije o DFT-u počinju sa test tačkama.

To obično nije najbolja polazna tačka.

Bolje prvo pitanje je: šta ovaj PCBA mora dokazati prije nego što bude objavljen?

Za neke projekte odgovor može biti jednostavan: ispravan položaj komponenti, bez očiglednih kratkih spojeva, stabilno{0}}uključivanje i osnovne električne provjere. Za druge, ploča će možda trebati učitavanje firmvera, odziv senzora, verifikaciju komunikacije, prebacivanje releja, mjerenje struje, analognu kalibraciju ili interakciju na nivou sistema- sa drugim modulom.

Za te situacije nije potreban isti plan testiranja.

Ovo sprečava jedan od najčešćih problema sa testiranjem: ploča ima testne tačke, ali ne i pravi pristup testu.

Podloga koja je pogodna za raspored možda neće pomoći testnom timu da izoluje grešku. Konektor koji radi tokom inženjerskog pokretanja-može biti blokiran nakon sklapanja, oblaganja ili integracije kućišta. Interfejs firmvera koji radi za jednog inženjera možda neće biti praktičan za ponovno testiranje proizvodnje.

Dobro DFT planiranje počinje sa uslovom oslobađanja, a zatim radi unazad do pristupa, metode fiksiranja, unosa firmvera, tačaka merenja i pravila ponovnog testiranja.

Pomaknite se dalje od testiranja prolaznog/neuspjelog

Rezultat prošao/nije prošao je koristan, ali nije isto što i dijagnoza.

Detekcija odgovara: da li je tabla prošla?

Dijagnoza odgovara: gdje bi tim trebao tražiti sljedeće?

Ta razlika postaje važna kada PCBA pokvari FCT, ICT, leteću sondu, programiranje ili -provjeru napajanja. Ako test samo prijavi opšti kvar ploče, timu će možda i dalje trebati duga ručna petlja za otklanjanje grešaka da pronađe pravi problem.

Jači DFT pristup daje procesu testiranja veću vidljivost.

Na primjer, ako komunikacijski port ne uspije, stazi za otklanjanje grešaka će možda trebati pristup:

• reference napajanja i uzemljenja za kolo interfejsa;
• signali resetovanja, omogućavanja ili pokretanja;
• izlaz takta ili oscilatora;
• potvrda pinout konektora;
• verzija firmvera ili status programiranja;
• potvrda kontakta uređaja;
• poznato-dobro stanje kabla, opterećenja ili eksternog modula;
• međusignalne tačke između funkcionalnih blokova.

To ne znači da je svakoj ploči potrebna teška dijagnostička arhitektura.

Jednostavna ploča ne bi trebala biti previše-konstruirana za testiranje. Ali ako proizvod sadrži firmver,-komponente visoke gustine, ožičenje na terenu, industrijske I/O, prekidače za napajanje, senzore ili-specifične interfejse za kupca, DFT planiranje bi trebalo razmišljati dalje od rezultata jednog prolaza/neuspjeha.

Rezultat testa koji kaže "neuspjeh" bez putanje za otklanjanje grešaka može pretvoriti jednu lošu ploču u dugu istragu.

Test pristup počinje u rasporedu, a ne na testnoj stanici

Odjel za testiranje ne može pristupiti signalu koji raspored nikada nije učinio dostupnim.

To zvuči očigledno, ali to je jedna od stvari koje je najlakše propustiti kada je dizajnerski tim pod pritiskom rasporeda.

Testni pristup zavisi od odluka o izgledu:

• da li kritične mreže imaju praktičan pristup sondi;
• da li su ispitne tačke dostupne sondama za učvršćenje;
• da li visoke komponente blokiraju kretanje sonde;
• da li su ispitne tačke preblizu tela komponenti ili ivicama ploče;
• da li fiduciali i rupe za alat podržavaju ponovljivo poravnanje učvršćenja;
• da li programska zaglavlja ostaju dostupna nakon sklapanja;
• da li se ploča može testirati prije ili nakon nanošenja premaza ili integracije kućišta.

Testna tačka postavljena na pogrešnoj lokaciji može biti gotovo jednako beskorisna kao i nijedna testna tačka.

Za ploče visoke{0}}gustine, odgovor nije uvijek "dodajte probnu tačku svakoj mreži." Prostor na ploči, integritet signala, cijena, obim proizvodnje i metoda ispitivanja su sve bitni. U nekim slučajevima, kritične mreže, šine za napajanje, linije za resetiranje, satovi, programski signali i-sučelja visokog rizika zaslužuju prioritet. U drugim slučajevima, skeniranje granica, leteća sonda ili funkcionalni test mogu djelotvornije pokriti dijelove potrebne testa.

DFT planiranje se ne odnosi na slijepo dodavanje funkcija.

Radi se o davanju pristupa testnom timu signalima koji su važni.

Skeniranje granica može smanjiti problem crne kutije

Granično skeniranje, često povezano sa IEEE 1149.1 i JTAG, može biti korisno kada je fizički pristup sondi ograničen.

Ovo je posebno relevantno za ploče sa BGA, finim-IC-ovima, procesorima, FPGA, memorijskim uređajima ili gustim digitalnim interkonekcijama. U tim dizajnima, mnoge važne igle nisu fizički dostupne nakon sklapanja. Bez putanje skeniranja ili druge dijagnostičke metode, ploča se može ponašati kao crna kutija kada pokvari.

Skeniranje granica može pomoći u verifikaciji međusobne veze između kompatibilnih uređaja, podržati programiranje ili konfiguraciju radnih tokova i pružiti dijagnostičku vidljivost tamo gdje je fizičko ispitivanje teško.

Ali pomaže samo ako je planirano.

Korisno planiranje skeniranja granica može uključivati:

• usmjeravanje signala skeniranja do pristupačnog konektora ili testnog interfejsa;
• potvrđivanje koji uređaji podržavaju skeniranje granica;
• ispravno definiranje lanca skeniranja;
• pružanje BSDL datoteka po potrebi;
• potvrđivanje da li se skeniranje granica koristi za proizvodni test, inženjersko otklanjanje grešaka ili oboje;
• osiguravajući da testno sučelje nije blokirano mehaničkim dizajnom ili ograničenjima kućišta.

Skeniranje granica ne zamjenjuje sav fizički pristup testiranju i ne provjerava svaki analogni, napajanje ili stanje konektora. Najkorisnije je kada je lanac skeniranja planiran, dokumentiran i podržan od strane odabranih uređaja.

Za jednostavnu ploču ograničene digitalne složenosti, skeniranje granica može dodati malu vrijednost. Za gustu kontrolnu ploču ili sklop baziran na procesoru{1}}, to može biti razlika između korisne izolacije kvara i generičkog funkcionalnog kvara.

Particioniranje napajanja i signala može skratiti petlje za otklanjanje grešaka

Neke kvarove je teško otkloniti jer kolo nije dizajnirano da bude izolirano.

Kratki spoj na zajedničkoj šini za napajanje može utjecati na mnoge dijelove ploče. Neispravan komunikacioni interfejs može biti teško odvojiti od firmvera, ožičenja konektora, oštećenja primopredajnika ili kontakta uređaja. Analogni signalni lanac može pokvariti na izlazu, dok se pravi problem nalazi nekoliko faza ranije.

DFT planiranje može smanjiti ovu nesigurnost.

Korisni izbori dizajna mogu uključivati:

• pristupačne merne tačke na važnim šinama za napajanje;
• praktične reference tla u blizini izmjerenih signala;
• opcije izolacije kao što su veze od 0 oma, kratkospojnici ili uklonjive veze gdje je to prikladno;
• srednje ispitne tačke u signalnim lancima;
• omogućiti ili resetirati kontrolu za funkcionalne blokove;
• poznate-dobre opcije učitavanja ili povratne petlje za odabrane interfejse;
• jasno razdvajanje između grešaka u programiranju, kvara uređaja i kvara ploče.

To nisu uvijek skupe promjene dizajna. Često su to male odluke koje se donose dovoljno rano.

Ključno je razmišljati o tome šta će tehničar vidjeti kada ploča pokvari.

Ako je sve što sistem testiranja može prijaviti da je "ploča nije uspjela", put otklanjanja grešaka počinje s nesigurnošću. Ako DFT planiranje daje pristup funkcionalnim blokovima, domenima snage i kritičnim sučeljima, tim ima veće šanse da kvar pretvori u određenu akciju.

Firmware i programiranje pripadaju DFT planiranju

Za mnoge moderne PCBA, testiranje nije samo električno.

Također je softverski{0}}zavisan.

Ploča će možda trebati firmver prije nego što se može funkcionalno testirati. Može zahtijevati pokretački program, testnu sliku, produkcijsku sliku, konfiguracijsku datoteku, serijski broj, MAC adresu, podatke o kalibraciji ili komunikacijsku skriptu. Ako ti ulazi nisu kontrolirani, ispravno sastavljena ploča može i dalje propasti test iz pogrešnog razloga.

DFT planiranje treba da razjasni:

• ko obezbeđuje firmver;
• koja verzija firmvera se koristi za testiranje proizvodnje;
• da li je ploča programirana prije ili nakon inspekcije;
• koji interfejs se koristi za programiranje;
• da li konektor za programiranje ostaje dostupan;
• da li je potreban kontrolni zbroj, datoteka evidencije ili zapis verzije;
• šta se dešava ako programiranje ne uspe;
• da li se ploča mora reprogramirati nakon dorade.

Ovo je jedan od najčešćih jazova između inženjerskog testa i proizvodnog testa.

Dizajnerski tim možda zna kako da učita firmver sa laboratorijskog računara. Timu za testiranje EMS-a potrebna je metoda koja se može dokumentovati, pratiti, provjeravati i ponavljati.

Ako firmver nije dio DFT planiranja, funkcionalno testiranje se može pretvoriti u sesiju rješavanja problema s programiranjem prije nego što pravi test uopće počne.

Spremnost učvršćenja zavisi od DFT odluka

Ispitni uređaj nije samo mehanički držač.

To je fizički rezultat ranijih odluka o testiranju.

Spremnost fiksiranja zavisi od:

• gdje sonde mogu kontaktirati ploču;
• da li su jastučići dovoljno veliki i raspoređeni na odgovarajući način za predviđenu metodu;
• da li visina komponente blokira pristup;
• da li oslonac daske sprečava savijanje tokom kontakta;
• da li su za konektore potrebni spojni kablovi;
• da li je ploča testirana s jedne ili obje strane;
• da li se ispitivanje odvija prije ili nakon nanošenja premaza ili integracije kućišta;
• da li je operateru potrebna interakcija sa barkodom, etiketom ili serijskim brojem;
• da li neispravne jedinice zahtijevaju odvajanje i ponovno testiranje.

Ako se ove odluke ostave do kasno, skupština može krenuti naprijed dok testiranje postaje usko grlo.

EMS timu nije potrebna kompletna proizvodna oprema za svaku ranu inženjersku izgradnju. Ali mora znati očekivanu putanju: ručni test, leteća sonda, ICT, skeniranje granica, FCT, privremeni uređaj, podešavanje koje-obavlja kupac ili proizvodna{2}}namjera.

To su različite pretpostavke izgradnje.

Problem učvršćenja često izgleda kao kvar ploče dok tim ne dokaže da je kontakt, kabl ili podešavanje stabilno.

Projekat može biti spreman zaPCB Assemblyi još uvijek nisu spremni za ponovljivo testiranje.

DFT planiranje treba da definiše petlju prerade i ponovnog testiranja

Testiranje se ne završava kada ploča pokvari.

Sledeće pitanje je šta se dešava nakon neuspeha.

Bez definirane putanje ponovnog testiranja, odluke o preradi mogu postati nedosljedne. Jedan tehničar može zamijeniti sumnjivu komponentu i ponoviti samo neuspjeli korak. Drugi može ponoviti potpuni funkcionalni test. Treći može proći ploču nakon brze provjere napajanja-jer je prvobitni simptom nestao.

To stvara rizik.

Praktični DFT plan treba da definiše:

• koji kvarovi zahtevaju inženjerski pregled;
• koja je prerada dozvoljena;
• šta se mora pregledati nakon dorade;
• da li se potpuna sekvenca testa mora ponoviti;
• da li je fokusirano ponovno testiranje prihvatljivo;
• koje podatke o kvarovima treba evidentirati;
• kako se ponavljani neuspjesi eskaliraju.

Ovo nije papirologija samo za sebe.

Prerađeni PCBA ne bi trebalo da bude pušten u prodaju jer "sada izgleda dobro". Trebalo bi ga objaviti jer dogovorena putanja ponovnog testiranja potvrđuje da je problem zatvoren.

Ovdje DFT planiranje podržava i efikasnost proizvodnje i kontrolu kvaliteta.

Šta DFT-spremni PCBA paket treba da sadrži

DFT planiranje postaje korisno kada je vidljivo u inženjerskom paketu.

Ovo nije obavezan skup dokumenata za svaku izgradnju. To je način da pokažete koje informacije mogu biti potrebne kada opseg testiranja prevazilazi običnu vizuelnu inspekciju ili -provjeru napajanja.

Za OEM kupce, praktični paket spreman za DFT-može uključivati:

Jednostavnoj ploči možda će biti potrebna samo lakša probna putanja. Industrijska kontrolna ploča zasnovana na firmveru -možda će trebati kompletniji DFT paket. Pilot gradnja možda treba više ponovljivih zapisa nego prvi inženjerski uzorak.

Važna stvar nije obim dokumenta.

Važna stvar je da li tim EMS-a ima dovoljno informacija da testira ploču bez izrade metode testiranja na osnovu nagađanja.

Koristite rezultate testa da poboljšate sljedeću reviziju

DFT nije jednokratna-kontrolna lista.

Prvi build često podučava tim nečemu što nije bilo očigledno tokom pregleda izgleda.

Nakon PCBA testiranja i otklanjanja grešaka, OEM i EMS tim bi trebao pitati:

• Koje je neuspjehe bilo teško izolovati?
• Koji testni koraci su trajali duže od očekivanog?
• Koje funkcije nisu mogle biti pouzdano testirane?
• Koje tačke sonde su bile teško dostupne?
• Koji su kontakti uređaja uzrokovali lažne kvarove?
• Koji su firmver ili koraci programiranja doveli do zabune?
• Koje prerađene ploče su zahtijevale više ponovnog testiranja nego što se očekivalo?
• Koje rezultate testa sljedeći put treba zabilježiti drugačije?

Ova povratna informacija ne bi trebala ostati samo u području testiranja.

Trebao bi hraniti sljedeću reviziju PCB-a, sljedeću proceduru testiranja, sljedeći dizajn uređaja i sljedeći NPI paket.

Dobar DFT proces pretvara prvu izgradnju u petlju učenja.

Kako se ovo povezuje sa montažom PCB-a i podrškom za testiranje

Za OEM kupce, DFT planiranje je najkorisnije kada povezuje dizajn ploče, opseg montaže, potrebe programiranja, testni pristup i očekivanja izdavanja prije početka proizvodnje.

STHL podržava OEM projekte kroz pripremu montaže, planiranje testiranja iTestiranje i inspekcija, uključujući diskusije oko AOI, ICT, FCT, X-inspekcije, ulaza za programiranje firmvera, spremnosti uređaja, očekivanja dorade i ponovnog testiranja i potreba za sljedivosti.

Cilj nije dodati nepotrebno testiranje.

Cilj je da se opseg testiranja učini dovoljno praktičnim za funkciju ploče, fazu proizvodnje i nivo rizika.

Pripremate PCBA verziju kojoj je potreban jasniji pristup testu ili funkcionalno planiranje testiranja? Pošaljite svoj projekatZatražite ponuduili emailinfo@pcba-china.com.

Zaključak

DFT planiranje poboljšava PCBA testiranje i efikasnost otklanjanja grešaka jer pomiče test razmišljanja uzvodno, prije nego što ploča stigne do linije.

Pomaže OEM i EMS timu da definišu šta se mora testirati, gde je potreban pristup, kako će se učitati firmver, koje je podešavanje uređaja ili kabla potrebno, koji rezultat se računa kao prolazan ili neuspešan i kako neispravne ploče treba da budu otklonjene, prerađene i ponovo testirane.

Ploču koju je lako sastaviti nije uvijek lako testirati.

Ploča koju je lako testirati je obično ona na kojoj su se razmatrali pristup testu, programiranje, spremnost uređaja i vidljivost otklanjanja grešaka prije sastavljanja.

Za OEM kupce, praktična lekcija je jednostavna: najbolje vrijeme da pitate kako će se ploča testirati je prije zaključavanja rasporeda i paketa izrade.